005
Heute, 14:03 Uhr
Dresdenboy
|
Gut, das mit 3,3V-Spannung u. 5V-Toleranz macht Sinn.
Da hat sich beim RP2350 auch etwas getan, da dieser nun offiziell laut Doku bis 5,5V tolerant ist - ab Stepping A4. Dazu hat der Chip 48 GPIOs, was für dich natürlich nicht reichen würde, wenn man keine Zusatzlogik möchte.
Ein Vorteil der RP2350s ist, dass über die PIOs ein unterbrechungsfreies, von den Kernen unabhängiges I/O-Handling mit IRQs und DMA möglich ist. Und programmierbar wären diese direkt von den Cores.
Soll der CPLD z.B. auch Daten für den BUS von/zum ESP32 schieben?
VG, Matthias -- ___________________________________ Produktionen im Rahmen der "The Computer Art Community" (Demoszene): https://demozoo.org/sceners/64936/, YT-Kanal: https://www.youtube.com/@4lpha0ne/videos Programmierung seit '86 in BASIC: KC85/3, C64, A1200, PC | ASM: LC-80, C64, KC87, A1200, NeoGeo, PC, Mega 65, µC | Turbo Pascal: BIC, PC | C: RS/6000, Alpha, PC, µC | C++, Java, Javascript, Rust, Lua, Perl, PHP u.a. auf PC HW: LC-80, BIC A5105 komplett, KC87, KC85/2-4, KCC, C64s, C16, Plus/4s, A500s, A1200, Mega 65, ESP32s, RasPis, PCs, Laptops, MR 610, ... |