001
30.09.2025, 14:42 Uhr
jennergruhle
|
Die Erweiterung mit 2x U6264 läuft ähnlich ab wie die mit n*2* U224 (jeder Chip erhält direkt die Adress- und Datenleitungen) - nur, dass jeder RAM-Chip jeweils 8 kB- statt 1 kB-Blöcke abdeckt (A0...A12), also muss der Adressdecoder wie DS8205 oder 74LS138 die Adressbits A13,14,15 dekodieren:
- A13 kommt an A
- A14 kommt an B
- A15 kommt an C
- /MREQ kommt an /E1
- /E2 kommt auf Masse
- E3 kommt an +5V
Die RAMs werden so angeschaltet:
- Datenbus an den CPU-Datenbus
- A0...A12 an den CPU-Adressbus A0...A12
- /E1 bzw. /CE1 an den Ausgang O0 bzw. O1 des Dekoders
- /OE an /RD
- /WE an /WR
- E2 bzw. CE2 an +5 V
Ohne Dekoder zu arbeiten ginge auch, aber dann bräuchte man ein paar Gatter um die CE-Logik zu basteln (A13=L für den ersten und H für den zweiten; A14=H, A15=L).
Wenn nur noch ein 74LS139 vorhanden ist (2x 1-aus-4-Dekoder mit nur einem Enable-Eingang), dann geht auch eine Hälfte davon ohne weitere Gatter:
- A13 kommt an A
- A15 kommt an B
- /MREQ kommt an /E
A14 geht dann an die CE2-Eingänge der RAMs, und deren !/E1 an Ausgang 0 bzw. 1 des Dekoders.
In allen Fällen liegt dann der erste RAM auf Adresse 4000...5FFF (A13=L, A14=H, A15=L) und der zweite auf 6000...7FFF (A13=H, A14=H, A15=L).
An der Software muss nüscht jeändert werden, die probiert ab 4000h durch wie lange nach oben hin schreib- und wieder lesbarer Speicher gefunden wird. Nur bei >= 32 kB gibt es Probleme.
Theoretisch könntest du mit etwas Anpassung sogar noch deine anderen 3 kB dahinter legen (8000...8BFF) und hättest dann insgesamt 20 kB :-)
Dieser Beitrag wurde am 30.09.2025 um 14:56 Uhr von jennergruhle editiert. |
