025
01.10.2025, 09:26 Uhr
jennergruhle
|
Nein, die haben NMOS-Ausgänge, so wie hier dargestellt: https://de.wikipedia.org/wiki/NMOS-Logik
Das heißt aber, dass man einen aktiv schaltenden FET nach "unten" (Masse) und einen als Widerstand / Lasttransistor funktionierenden "nach oben" (Versorgungsspannung) hat. Bei Parallelschaltung hat man zwei aktive, UND-verknüpfte "Runterzieher" und zwei parallele "Hochzieher" mit doppeltem Strom.
Das Ganze ist also schon ähnlich einem AND-Gatter in Open-Collector-Technik (nur High, wenn beide Ausgangstransistoren high, also stromlos sind).
Wenn man jeweils eine Hälfte auf 0FFh programmiert hat und die andere mit sinnvollen Daten, sollte es sogar klappen :-) Dieser Beitrag wurde am 01.10.2025 um 09:30 Uhr von jennergruhle editiert. |