007
27.08.2025, 16:10 Uhr
Early8Bitz
|
Zitat: | PIC18F2550 schrieb In der Doku hab ich für Aktionen nur bei IORQ und MERQ gefunden. Bei RFSH ist der WAIT Status immer egal.
|
Man darf das nicht getrennt sehen. Solange /HALT aktiv ist, führt die CPU Instruction Fetch Zyklen (M1-Zyklen aus). Diese bestehen aus dem Memory Read in den Takten T1 und T2 und dem Refresh in T3 und T4. Wird nun /WAIT aktiv, werden solange WAIT-Taktzyklen (Tw) zwischen T2 und T3 eingeschoben, bis die /WAIT-Leitung wieder inaktiv wird. D.h. in dem betroffenen M1-Zyklus wird das Speicherlesen so lange 'gestreckt', wie die /WAIT-Leitung aktiv ist und der Refresh-Part des M1-Zyklus (T3, T4) nach hinten geschoben. Ausfallen tut das Refresh nicht wirklich.
Aus der Sicht eines DRAM verlängert sich dadurch 'nur' der Abstand zwischen zwei Refresh-Zyklen, bis hin zum Datenverlust, wenn das /WAIT ungebührlich lange aktiv bleibt. -- Gruß Ralf
Ist ein alter Schaltkreis ein Schaltgreis? Dieser Beitrag wurde am 27.08.2025 um 16:12 Uhr von Early8Bitz editiert. |