000
Heute, 01:36 Uhr
dl5mhk
|
Tach die Herr'n...
...vielleicht können unsere Hardwareentwickler mir grad mal bissel auf die Sprünge helfen - um den Aufwand gering zu halten, nehme ich einen 62256 - 32 kB SRAM.
Als /CS die invertierte A15 von der CPU, /WE ist /WR, eh klar, und als /OE das /RD von der CPU.
Außerdem noch das DIEN-Signal UND-verknüpfen mit dem /A15, also wenn in den oberen 32 kB das A15=H wird bzw. /A15=L, dann wird gemäß der Schaltung aus RFE 04/1985, S. 247 das DIEN-Signal 0 und Daten können über den bidirektionalen Bus gelesen werden.
Insofern brauch ich also nix weiter rausdekodieren, nur die beiden NAND-Gatter (ungenutzte in D120 und D138) erforderlich.
Hab ich was übersehen? Gibt's noch einen anderen Zustand, wo A15 auf 1 geht außer beim Speicherzugriff auf die oberen 32 kB?
Ansonsten müsste das funktionieren, oder?
Vg,
Ralf |
